

UNPREDICTABLE MICROPROCESSOR OR MICROCOMPUTER

Publication number: JP2002055883 (A)

Publication date: 2002-02-20

Inventor(s): UGON MICHEL

Applicant(s): BULL CP 8 SA

Classification:

- international: G06F11/22; G06F1/00; G06F9/46; G06F9/48; G06F12/14; G06F15/78; G06F21/00; G06F21/06; G06F11/22; G06F1/00; G06F9/46; G06F12/14; G06F15/76; G06F21/00; (IPC1-7): G06F12/14; G06F15/78

- European: G06F21/00N3P; G06F9/46G; G06F9/48C4; G06F21/00N3J5; G06F21/00N3J5D

Application number: JP20010190336 20010622

Priority number(s): FR19970007995 19970626

Also published as:


FR2765361 (A1)
US7036002 (B1)
TW457453 (B)
JP2000501541 (T)
HK1022756 (A1)

more >>

Abstract of JP 2002055883 (A)

PROBLEM TO BE SOLVED: To prevent unauthorized observation of an internal behavior of a processor by using a completely controlled standard circuit to enable simple diagnosis of design and failures by use of the conventional method.

SOLUTION: This microprocessor includes a second work memory (52) and further includes a switching means to enable switch of use as the work memory to either one of two work memories (51, 52) as holding the contents of the two work memories (51, 52) during the implementation of a program and the switching means includes at least one register block (54) to store operation context of a program in a main memory and a switching circuit (53) to validate access registers (A1 to A3) (D1 to D3) to be connected with one work memory and the respective memories (51, 52, 6) and to be controlled by the switching circuit (53).



Data supplied from the esp@cenet database — Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-55883

(P2002-55883A)

(43)公開日 平成14年2月20日(2002.2.20)

(51) Int.Cl.⁷

G O 6 F 12/14
15/78

識別記号

3 2 0
5 1 0

FI

G O 6 F 12/14
15/78

テーマート* (参考)

3 2 0 A 5 B 0 1 7
5 1 0 G 5 B 0 6 2

審査請求 未請求 請求項の数19 O L (全 12 頁)

(21)出願番号 特願2001-190336(P2001-190336)

(62)分割の表示 特願平11-505328の分割

(22) 出願日 平成10年6月25日(1998. 6. 25)

(31)優先権主張番号 97/07995

(32)優先日 平成9年6月26日(1997.6.26)

(33)優先権主張国 フランス (FR)

(71)出願人 500268421

ブル・セー・ペー・8

フランス国、エフ-78430・ループシエン
ヌ、ボワツト・ポスタル・45、ルート・ド
ウ・ベルサイユ、68

(72)発明者 ミシエル・ユゴン

フランス国、エフ-78310・モルバ、リ
ユ・デ・セパージュ、6

(74) 代理人 100062007

弁理士 川口 義雄

Fターム(参考) 5B017 AA03 BB04 CA13

5B062 DD10

(54) 【発明の名称】 予測不可能なマイクロプロセッサまたはマイクロコンピュータ

(57) 【要約】

【課題】 従来の方法の使用による単純な設計および障害の診断を可能にするために、完全に制御された標準の回路を使用して、プロセッサの内部挙動の不正な観察を防止する。

【解決手段】 第二の作業メモリ（５２）と、プログラム実行中に、その二つの作業メモリ（５１、５２）の内容を保持しながら作業メモリとしての使用をその二つの作業メモリ（５１、５２）のどちらか一方に切り替えることを可能にする切替手段とをさらに含み、この切替手段が、主メモリ中のプログラムの動作コンテキストを記憶する少なくとも一つのレジスタブロック（５４）と、一方の作業メモリおよび各メモリ（５１、５２、６）に結合されかつ切替回路（５３）によって制御されるアクセスレジスタ（Ａ１～Ａ３）（Ｄ１～Ｄ３）を妥当化する切替回路（５３）とを含む。




FIG. 1

【特許請求の範囲】

【請求項 1】 プロセッサ (1) と、第一の作業メモリ (5 1) と、オペレーティングシステムと主プログラム (P 1) と二次プログラム (P 2) とを含む主メモリ (6) と、第二の作業メモリ (5 2) と、プログラムの実行中にその二つの作業メモリ (5 1、5 2) の内容を保持しながらその二つの作業メモリの一方の作業メモリから他方の作業メモリに切り替える切替手段と、各メモリ (6、5 1、5 2) に結合されたアクセスレジスタ (A 1～A 3) (D 1～D 3) とを有し、その切替手段が、主メモリ中のプログラムの動作コンテキストを記憶する少なくとも一つの第一のレジスタブロック (5 4) と、一方の作業メモリと各メモリ (5 1、5 2、6) に結合されかつ切替回路 (5 3) によって制御されるアクセスレジスタ (A 1～A 3) (D 1～D 3) とを使用可能にする切替回路 (5 3) とを含む予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 2】 二次プログラムの動作コンテキストを記憶する第二のレジスタブロック (5 5) をさらに含むことを特徴とする請求項 1 に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 3】 プログラムの実行を等時クロックから相関解除する手段 (R 1、R 2、R 3) をさらに含むことを特徴とする請求項 1 または請求項 2 に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 4】 作業メモリ (5 1、5 2) を切り替えかつ使用可能にする切替回路 (5 3) と、各作業メモリ (5 1、5 2) に結合されかつそれぞれ、主メモリ中のプログラムの動作コンテキストおよび二次プログラムの動作コンテキストを記憶する記憶レジスタブロック (5 4、5 5) とへロードすることによって、主プログラムが一つまたは複数の切替機構を使用可能にするかまたは抑止することができることを特徴とする請求項 1 から請求項 3 のいずれか一項に記載のマイクロプロセッサまたはマイクロコンピュータ。

【請求項 5】 主プログラムによって利用される際に、作業メモリ (5 1) およびそのアクセスレジスタ (A 2、D 2) の代わりに第二の作業メモリ (5 2) およびそのアクセスレジスタ (A 3、D 3) が使用されることを特徴とする請求項 1 から請求項 4 のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 6】 相関解除手段が、二次プログラム (P 2) にランダムに飛び移ることによって、プロセッサ中のプログラムの実行を脱同期させるためにランダム割込みを、割込み回路 (4) を介してトリガする乱数発生器 (2) を含むことを特徴とする請求項 3 に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 7】 相関解除手段が、時間カウント後に、二

次プログラムから主プログラムに復帰するために割込みをトリガする、プロセッサ (1) から独立した時間カウントシステム (R 3) を含むことを特徴とする請求項 4 または請求項 6 に記載のマイクロプロセッサまたはマイクロコンピュータ。

【請求項 8】 作業メモリを切り替える手段 (5 3、5 4、5 5、A 2、A 3、D 2、D 3) が、プロセッサおよびそのプログラムか、ランダム割込みシステム (2、4) か、タイマ (R 3) か、またはこれら三つの要素のうちの少なくとも二つの要素の任意の組合せによって制御されることを特徴とする請求項 4 か請求項 6 か請求項 7 に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 9】 作業メモリを切り替える手段 (5 3、5 4、5 5、A 2、A 3、D 2、D 3) が、主プログラムのシーケンスを実行するプロセッサ (1) によってロードされることによって使用可能になることを特徴とする請求項 1 から請求項 8 のいずれか一項またはその組み合わせに記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 10】 第二のプログラム (P 2) が主メモリ (6) 中の主プログラム (P 1) の作業領域と同じ作業領域を使用することを特徴とする請求項 1 から請求項 9 のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 11】 第二のプログラム (P 2) が主プログラムの作業領域より小さい作業領域を使用することを特徴とする請求項 1 から請求項 9 のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 12】 切替手段が、マイクロプロセッサからの命令の実行サイクル中にメモリ (5 1、5 2、5 3、5 4、5 5、A 2、A 3、D 2、D 3) およびそれに関連するコンテキストの置換を実行することを特徴とする請求項 1 から請求項 11 のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 13】 二次プログラム (P 2) が主プログラム (P 1) の一般動作コンテキストを修正せず、それによりこのコンテキストを回復する必要なしに主プログラムの復帰を可能にすることを特徴とする請求項 1 から請求項 12 のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 14】 主プログラム (P 1) のコンテキストが、二次プログラム (P 2) によって自動的に回復されるか、または制御権を主プログラム (P 1) に戻す前に切替手段 (5 3) によって自動的に回復されることを特徴とする請求項 13 に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 15】 主プログラム (P 1) のメモリを二次

プログラム（P 2）のメモリで置換する手段をさらに含むことを特徴とする請求項 1 から請求項 14 のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 16】 主プログラム（P 1）が第一の作業メモリ（5 1）および／または第二の作業メモリ（5 2）を交互にまたは同時に使用することができることを特徴とする請求項 1 から請求項 15 のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 17】 切替回路（5 3）へロードすることにより相関解除割込みのマスキングまたはマスキング解除が可能になることを特徴とする請求項 4 に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 18】 割込みをマスキング解除するために、主プログラム（P 1）または二次プログラム（P 2）の命令を実行することによって、切替レジスタ（5 3）が適切にロードされた後で二次プログラム（P 2）によってトリガされる割込みによって主プログラム（P 1）への復帰が実行されることを特徴とする請求項 6 に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項 19】 モノリシック集積回路として実施されることを特徴とする請求項 1 に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【発明の詳細な説明】

【0001】本発明は予測不可能なマイクロプロセッサまたはマイクロコンピュータに関する。

【0002】マイクロプロセッサまたはマイクロコンピュータが、メモリに記録されたプログラムの過大な命令を、内部または外部からそのマイクロプロセッサまたはマイクロコンピュータに供給されたクロック信号の一つを基準とする一つまたは複数のタイミング信号に合わせて順次実行することは知られている事実である。

【0003】このプログラム実行方法の様々な段階は時が経つにつれて精通できるようになることが分かっている。これは、命令の実行が、このプログラムによって予め決められたプロセスどおりに順序正しく行われ、一般にプロセッサを規則正しく調時するクロック信号と同期しているためである。実際に、すべてのプログラムは、予め分かっている順序で連続的に実行されなければならない命令シーケンスを生成し、また命令は時が経つにつれて所定のプロセスどおりに実行されるので、各命令が開始される瞬間および終了する瞬間は正確に知れる。したがって原理的には、実行されているプログラムは所定の命令シーケンスを含んでいるので、プロセッサの処理装置中で所与の瞬間に実行されている命令を知ることができる。

【0004】例えば、プログラムまたは処理装置の始動時に実行される命令の数を決定したり、あるイベントす

なわち外部または内部の基準信号から経過した時間、さらにはプロセッサのリセットから経過した時間を決定することができる。

【0005】このようにマイクロプロセッサまたはマイクロコンピュータ中のプログラムの実行を観察できることは、このマイクロプロセッサまたはマイクロコンピュータが高度の機密保護を要する用途で使用されるときには大きな欠点となる。したがって、悪意のある人間がプロセッサの連続状態を調べ、この情報を使用して、内部処理に関するいくつかの機密の結果を入手することもできる。

【0006】例えば、内部機密情報の試験、メッセージの暗号解読、さらには何らかの情報の完全性試験など、決められた機密保護操作の結果に応じて、様々な瞬間に所与の処置がとられることが想像できる。当該の瞬間に応じて、例えば、プロセッサに処置を施すか、または物理的調査によっていくつかのレジスタの値を得、それにより結果についての情報またはその情報の機密内容を得ることができ、さらには暗号計算の場合には使用された秘密暗号キーについての情報を得ることもできる。

【0007】ランダムクロックパルスを発生させる回路を装備することによって機密保護マイクロコンピュータに初期の改善を施す装置がある。このようにすると、同期がすぐに実行不可能になるので、イベントを観察することで調査を実行することが特に困難になる。

【0008】しかし、このタイプの解決策は多くの欠点を伴う。

【0009】まず、マイクロコンピュータと同程度に複雑な回路全体にわたってランダム動作をシミュレートすることはできないので、このような回路の設計は特に巧妙かつ繊細になる。回路の挙動が乱雑なために製造終了時に回路を試験することはさらに困難である。実際に、クロックパルスのランダムシーケンスを回路の定義についてシミュレートすることは非常に困難であるが、特に内部バス上およびレジスタ中で信号が切り替わる期間中に全てのプロセッサの論理回路の全ての挙動を習得することはさらに困難である。

【0010】これが本出願人による「improved integrated circuit, process for use of such integrated circuit」と題する 1996 年 3 月 7 日のフランス特許 N° 9602903 の要求の主題である初期の改善がなされた理由であり、これによりプロセッサは定義期間中および試験期間中に通常の周期クロックで通常動作が可能になった。すなわち、プロセッサは保護モードと通常モードの間で切り替えることができる。機密保護を保証するために、パスワードまたは特別な暗号メッセージが入力されたときにのみそのプロセッサによってそのモードが活動化できることは容易に想像される。

10

20

30

40

50

【0011】これらの難点に加えて、ランダムクロックの制御下で、すなわち全く無秩序な形で、シーケンス中に障害を診断するという難点がある。実際に、このような無秩序状態では、どうすれば問題を障害のある部分に限定することができ、またどうすれば問題が生じる正確な条件を決定することができるであろうか。

【0012】ランダムクロックの使用は、理論上は興味深い改善策を与えるが、全く満足な解決策ではなく、とりわけ実際に実施することは容易でないことが分かる。

【0013】本発明の第一の目的は、上述のタイプの調査を抑止する手段をプロセッサに装備すること、より一般的には、従来の方法の使用による単純な設計および障害の診断を可能にするために、完全に制御された標準の回路を使用して、プロセッサの内部挙動の不正な観察を防止することである。

【0014】この目的は、プロセッサと、第一の作業メモリと、オペレーティングシステムと主プログラムと二次プログラムとを含む主メモリとを含む予測不可能なマイクロプロセッサまたはマイクロコンピュータが、

■第二の作業メモリと、

■プログラムの実行中に、その二つの作業メモリの内容を保持しながら作業メモリとしての使用をその二つの作業メモリの一方に切り替えることを可能にする通信手段とをさらに有し、

■この切替手段が、主メモリ中のプログラムの動作コンテキストを記憶する少なくとも一つのレジスタブロックと、一方の作業メモリと各メモリに結合されかつ切替回路によって制御されるアクセスレジスタとを妥当化する切替回路とを含むことを特徴とすることによって達成される。

【0015】別の特徴によれば、この予測不可能なマイクロプロセッサまたはマイクロコンピュータは、二次プログラムの実行のコンテキストを記憶する第二のレジスタブロックを有する。

【0016】別の特徴によれば、この予測不可能なマイクロプロセッサまたはマイクロコンピュータは、プログラムの実行を等時クロックに対して相関させる手段を有する。

【0017】本発明の別の目的は、前記手段の実施がプロセッサ自体によって保証され、それにより上記手段によって与えられるいかなる追加の機密保護も、マイクロコンピュータ内にあり、したがって悪意のある処置に関して予測不可能であるオペレーティングシステムの決定のみに依存するようにすることである。

【0018】この目的は、作業メモリ妥当化回路と各作業メモリに結合された記憶レジスタブロックとへロードすることによって、主プログラムが切替機構を使用可能にするかまたは抑止することができることによって達成される。

【0019】別の特徴によれば、主プログラムによって

使用される際に、第一のメモリおよびそれ自体のアクセスレジスタの代わりに第二の作業メモリおよびそのアクセスレジスタが使用される。

【0020】本発明の第三の目的は、クロック信号およびランダムタイミング信号を使用する必要なしに実行時間をプログラム自体から独立させることである。

【0021】この目的は、相関解除手段が、二次プログラムにランダム接続することによってプロセッサ中のプログラムの実行を脱同期させるために割込み回路を介してランダム割込みをトリガすることができるランダム発生器を含むことによって達成される。

【0022】別の特徴によれば、相関解除手段は、時間カウンタ後に、二次プログラムから主プログラムに復帰するために割込みをトリガする、プロセッサ1から独立した時間カウンタシステムを含む。

【0023】別の特徴によれば、作業メモリを切り替える手段は、プロセッサおよびそのプログラムか、ランダム割込みシステムか、時間カウンタか、またはこの三つのうちの少なくとも二つの組合せによって制御される。

【0024】本発明の第四の目的は、レジスタの切替が機密情報への直接的または間接的なアクセスの手段と解釈されるのを防止することである。

【0025】この目的は、作業メモリを切り替える手段が、主プログラムのシーケンスを実行しているプロセッサからの移行によって確立されることによって達成される。

【0026】別の特徴によれば、第二のプログラムは、主メモリ中の主プログラムの作業領域と同じ作業領域を使用する。

【0027】別の特徴によれば、第二のプログラムは、主プログラムの作業領域より小さい作業領域を使用する。

【0028】別の特徴によれば、切替手段は、マイクロプロセッサの命令の実行サイクル中に作業メモリおよびそれに関連するコンテキストを置換する。

【0029】別の特徴によれば、二次プログラムは主プログラムの一般動作コンテキストを修正せず、それによりこのコンテキストを回復する必要なしに主プログラムの復帰を可能にする。

【0030】別の特徴によれば、主プログラムのコンテキストは、二次プログラムによって自動的に回復されるか、または制御権を主プログラムに戻す前に切替手段によって自動的に回復される。

【0031】別の特徴によれば、この予測不可能なマイクロプロセッサまたはマイクロコンピュータは、主プログラムのメモリを二次プログラムのメモリで置換する手段を含む。

【0032】別の特徴によれば、主プログラムは、第一の作業メモリおよび/または第二の作業メモリを交互にまたは同時に使用することができる。

【0033】別の特徴によれば、切替回路へロードすることにより相関解除割込みのマスクまたはマスク解除が可能になる。

【0034】別の特徴によれば、割込みをマスク解除するために主プログラムまたは二次プログラムの命令を実行することによって切替レジスタが適切にロードされた後で主プログラムへの復帰が二次プログラムによってトリガされた割込みによって実行される。

【0035】別の特徴によれば、この予測不可能なマイクロプロセッサまたはマイクロコンピュータはモノリシック集積回路からなる。

【0036】本発明の他の特徴および利点は、添付の図面を参照しながら以下の説明を読めばより明らかになるう。

【0037】図1は、本発明の一実施形態による集積回路の電子図である。

【0038】図2は、割込みの出現およびマスク解除された割込みの確認に関する命令の実行のタイミング図である。

【0039】図3は、一つの集積回路の記憶レジスタのロード回路の代替設計を示す図である。

【0040】図4は、回路の通常動作への復帰を可能にするプログラム部分(P2)を示す論理図である。

【0041】図1に本発明の一実施形態を示す。SUMIC (Self-Unpredictable Microcomputer) と呼ばれる、本発明が包含するマイクロプロセッサまたはマイクロコンピュータは、処理装置(1)と、実行すべきプログラムを含む不揮発性メモリ(6)と、そのアドレスレジスタ(A2)およびそのデータレジスタ(D2)を備えたRAM(51)と、例えば規則的かつ予測不可能な瞬間にパルスを供給するランダムまたは疑似ランダム信号発生器(2)と、割込み回路(4)と、レジスタ回路(R2)と、タイマ(R3)と、シーケンサ回路(8)と、不揮発性メモリ(7)(NVM)と、そのアドレスレジスタ(A3)およびそのデータレジスタ(D3)を備えた揮発性タイプのダミーメモリ(DumRAM)(52)と、通常動作に復帰するためのパラメータを記憶する二つのレジスタスタック(54、55)と、例えばアドレスレジスタ(A1)および(A3)、データレジスタ(D1)および(D3)、第一の記憶レジスタブロック(54)および第二の記憶レジスタブロック(55)の動作を検査するのに十分な数のセルを有するレジスタを含む切替回路(53)とを備えたモノリシック集積回路を含む。この切替レジスタ(53)はバス(3)を介して処理装置(1)によってロードされる。この切替レジスタ(53)の状態は、より詳細には、プロセッサの作業メモリ領域内またはこの領域外のRAMおよび/またはDumRAMを妥当化するために使用される。

【0042】このモノリシック集積回路では、処理装置

はバス(3)によって様々なメモリに接続され、各メモリはそれぞれアドレス(A1、A2、A3)を有するレジスタとデータレジスタ(D1、D2、D3)とに向かって進み、各アドレスレジスタおよびデータレジスタはそれぞれ切替回路(53)からきたコマンド線(531A、532A、536A)、(531D、532D、536D)によってそれぞれロックすることができる。この切替回路はまた他の三つのコマンド線を含み、そのうちの一つ(533)は、二つの入力を持つANDゲートで終端し、そのうちの第二の入力は割込み回路からきたバス線(31)を受ける。このANDゲートの出力は、割り込みイネーブルレジスタ(IER)ビットの一つに直接接続され、これにより切替回路が活動化されていないとき、したがって線(533)が活動状態でないときのみ、割込み回路(4)によってトリガされた割込みをマスクする。

【0043】他の二つの線(534、535)はそれぞれ、記憶レジスタの二つのブロックまたはスタック(54、55)の一方をロックする。これらのブロックはそれぞれ、以下に述べる情報を記憶するためのいくつかの記憶レジスタ(54)および(55)を有する。これらのレジスタ(54、55)は、各メモリに共通のバス

(3)に接続される。このバス(3)は、制御線(531A、532A、532D、536A、536D、533、534、535)を所望の動作モードに応じて活動状態または非活動状態にするのに必要な値を切替回路

(53)にロードするために使用される。不揮発性メモリ(6)は、回路オペレーティングシステムと、以下主プログラムと呼ぶ第一のアプリケーションプログラム

(P1)と、以下二次プログラムと呼ぶ第二のプログラム(P2)とを含み、またシーケンサ(8)と、レジスタ(R2)と、タイマ(R3)と、ランダム発生器(R1)とがバス(3)に接続され、これら三つの要素(R1、R2、R3)は、プロセッサの割り込みイネーブルレジスタ(IER)を使用して、プロセッサの割込み入力(1)に接続された割込み発生器回路(4)に接続される。IERのビットの一つは一般に、一部のユーザに固有の用途のために取っておかれ、使用可能になっている。

【0044】第一の実施形態では、不揮発性メモリ(6)に含まれた主プログラム(P1)は、必要に応じてバス(3)を介して切替回路(53)の状態を修正するが、このプロセスは実行に関して何らの難点も示さない。これにより直ちに、CE(Chip Enable)入力に作用して、メモリパッケージと第一のブロック(54)を通常動作に復帰させるのに必要な全てのレジスタとを妥当化することによって主作業RAM(51)またはこのメモリの一部が切り替わる。これらのメモリおよびレジスタはスタティックタイプにし、それによりそれらを維持するために必要なエネルギーを節約

できることが有利である。したがって、切替回路 (53) は主作業メモリ (51) をダミーメモリ (52) で置換し、それにより主作業メモリの代わりに専らダミーメモリを使用してプログラムが実行されるようにする。このダミーメモリ (52) は、それが置換されたメモリと同じアドレスにあることもあるが、異なるアドレスにあることもある。一つの有利かつ経済的な解決策は、このダミーメモリとして非常に小さい RAM を使用することである。実際に、このダミーメモリは主プログラムの機能上の役割を果たすものではなく、アドレス可能領域はアドレスレジスタ (A3) の長さを短縮するだけで制限できる。また、いくつかのアドレスレジスタブロック間で排他的 OR をとることによってアドレスをそれ自体に「折り返す」こともできる。したがって、主作業メモリのアドレス可能領域が 512 バイトである場合、ダミーメモリは容易に 32 バイトに制限でき、したがって非常に経済的な解決策が得られる。32 バイトは、例えば、単に主作業メモリのマトリックスに RAM メモリ線を追加した場合に対応する。この場合、この線はそれ自体のアドレスレジスタ (A3) および障害レジスタ (D3) を有することになる。切替回路 (53) は、ダミーメモリを活動化したとき、NVM への書き込みアクセスを抑制し、それによりその内容が乱されることがないようにすることもできる。

【0045】切替を実行するためには、二つのレジスタのブロック、すなわち第一のブロック (54) と第二のブロック (55) を交互に使用することが有利な場合があり、各ブロックは、プログラムを実行するために必要なコンテキスト全体、より具体的に言えば、第一のブロック (54) 用のプログラムカウンタ (PC1)、第二のブロック (55) 用のプログラムカウンタ (PC2)、第一のブロック用の命令復号レジスタ (D1)、第二のブロック用の命令復号レジスタ (D2)、および (T11、T12、および T21、T22) で表される他のレジスタを含む。このレジスタ (T11、T12、T21、および T22) は、例えば使用するマシンサイクル数など、同じ動作パラメータを保持する。これら全てのレジスタは切替回路 (53) によって自動的に切り替えられる。アドレスの変更は、この場合、特定の命令を使用してプログラムカウンタの内容をレジスタスタック中に保存するために、大抵のマイクロコンピュータの場合と同様に何らの負担もなしに直ちに実行される。したがって、両方向の切替は非常に迅速であり (一般にクロックサイクルよりはるかに短い)、したがってこの装置の機密保護レベルはかなり高くなる。同じ機構は、(T11 ~ T22) など、プロセッサの動作コンテキストを保存するその他のレジスタにも使用できる。

【0046】プログラム (P1) が切替レジスタをロードすることによってダミーモードの集積回路を活動化したとき、切替回路 (53) は、ダミー回路の動作の前に

パラメータを保持する第一のレジスタスタック (54) を抑止して、プログラム (P1) が中断されている場合にその第一のレジスタスタック (54) を再開することを理解されたい。一方、第二のレジスタスタック (55) は、プログラム (P2) を実行するために同じダミーメモリを有する回路の通常動作を使用可能にするために使用されることになる。また、この場合、ダミーモードでの動作に対応する割込みマスク IER レジスタビットはマスク解除され、それによりランダム発生器によってかまたは前にランダム発生器によって乱数をロードされたタイマ (R3) によって割込みが生成される間に、またこの乱数によってかまたは特定の情報をロードされたレジスタ (R2) によって表された時間の実行が終了した時に使用可能になり、割込みがトリガされ、(31) プログラム (P1) の制御下の通常動作からプログラム (P2) の制御下のダミーモードでの動作への切替が起こることは明らかである。

【0047】図 2 に割込みモードでの動作を示す。この図には、割込み回路から線 (31) 上を処理装置 (1) に向かって伝送される第一の割込みパルス IT は、レジスタによってマスクされたために考慮されておらず、この割込みのマスクは、命令「MOVE immediate data to register IER (隣接するデータをレジスタ IER に移動せよ)」を使用し、それによりそのデータをマスクするレジスタにロードすることが示されている。現在の命令は分岐割込みをマスク解除すると仮定する (ただしこれは異なる時刻で他の命令によって実行できる)。この場合、第二のパルスは処理装置 (1) によって考慮され、その結果切替回路 (53) が切り替わり、したがって第二のレジスタブロック (55) および DumRAM (52) が第一のブロック (54) および RAM ダミーメモリ (51) の代わりに活動状態になる。割込みの確認は、ある状態から別の状態に遷移する間、例えば (S2) と (S3) の間にのみ可能であり、それによりマシンの安定かつ一貫した状態を記憶し、とりわけ中断されたプログラムが復帰するときと全く同じ状態を回復することに留意されたい。この割込みが確認された場合、通常の場合と同様に命令の終了時に、中断されたプログラムが回復されたとき、これは通常次の命令で行われるので特に問題は生じない。逆に、割込みは命令の実行中、例えば状態 (S2) で発生した場合、順序づけ回路を同様に回復させ、それにより中断されたプログラムの回復時に状態 (S3) を正しくトリガする必要があることは明らかである。これは、例えば、回復の瞬間にバス (3) を介してレジスタ (T11) とシーケンサ (8) との間の直接リンクによって達成できる。このリンクは、バス (3) を介さずに特定のものにすることもできる。また、シーケンサ自体に状態記憶レジスタを含めて、この段階中のバスの移動を防止することが有利なこともある。

【0048】このように、割込みを用いて、主プログラム(P1)は以下に述べるように二次プログラム(P2)を使用可能にすること、および／または二次プログラム(P2)に切り替わることができる。二次プログラムが活動状態でなくなったとき、切替回路(53)の状態は変化し、RAM作業メモリは何らの修正もなしにその最初の構成を回復し、その結果主プログラムは、正確にそれが中断された時点でその経路を回復することができる。また、主プログラム(P1)は、保護が必要なきには、それ自体が二次プログラム(P2)に分岐することにより、最初にまたは処理中にそれが選択した瞬間に作動してランダム長さを生成し、それにより様々なシーケンスをスクランブルするような形で実行することもできる。その場合、このプロセスの動作は、例えばその時間の長さが発生器(2)から得られた乱数に依存する待機ループをトリガすることができる二次プログラム

(P2)によって制御することができる。二次プログラムは、二次プログラムが新しい制御権を主プログラムに移すとすぐに、さらには次の割込み時に、主プログラムがその通常のプロセスを再開できるように主プログラムが使用していないメモリの一部を使用して、または前と同様にタイマを使用して、またはこの二つを組み合わせ使用して実行することができる。二次プログラムはまた、制御権を主プログラムに移す前に主プログラムのコンテキストを回復する限り、共用資源を使用することもできる。

【0049】これらの機構は、二次プログラムの実行の終了時に復帰を伴う主プログラムの二次プログラムへの分岐の実行に類似するが、本発明の機構は以下の点で特に異なることを述べておきたい。

【0050】■二次プログラムは、主プログラムに必ず関係するいかなる機能も実行しない。

【0051】■ダミーメモリ(52)のサイズは、プログラムの通常の実行に必要とされるよりはるかに小さくすることができる。

【0052】■ダミーメモリ(52)の内容は単にトラックをカバーするだけなので重要ではない。

【0053】■この高速機構を用いれば、二次プログラムの命令を主プログラムの命令と組み合わせることができる。

【0054】■二次プログラムの内容は単にトラックをカバーするために使用されるだけなので保存する必要はない。

【0055】第二の実施形態では、プロセッサは、回路(53)を切り替えたとき、同時にランダム発生器

(2)によって、または不揮発性メモリNVM(7)の内容から初期化されるタイマ(R3)を活動化する。例えばE2PROMタイプのNVMまたは強誘電性装置は、実際に、NVMが使用されるたびに修正される単一の数を含むことができる。タイマ(R3)は、予測不可

能な時間期間後に満了したとき、主プログラムへの復帰をトリガし、また切替回路(53)を切り替えて、主メモリを作業領域に戻す。この機構は、従来の割込みによるか、または切替回路(53)へのタイマ(R3)の直接作用およびレジスタ(PC1)および(PC2)への作用により実行され、それにより(PC1)や(PC2)など処理装置(1)によるプログラムの実行を検査することができる。

【0056】代替実施形態では、ランダムに選択されたアドレスを最初に指し、次いでそのアドレスから得られたバイトを反転させ、かつ／または例えば逆配線によるかまたはアドレスの内容のための左シフト回路によってレジスタ(ID2)の内容を反転させる、主プログラム(P1)の任意の部分を二次プログラム(P2)として使用することができる。このようにすると、プログラムが全く異なる命令を実行するようにすることもできる。

【0057】異なる命令を実行する別の代替形態は、図3に示されるようなものである。レジスタ復号一時命令IDTは、一方ではバス(33)の一部分によってバス(3)に接続され、他方ではバス(34)の一部分によって回路状態の記憶を可能にする第二のレジスタスタック(55)に接続される。バス(34)の一部分は、レジスタIDTのビット(B7)をレジスタ(ID2)のビット(B4)に、レジスタIDTのビット(B6)をレジスタ(ID2)のビット(B1)に、レジスタIDTのビット(B5)をレジスタ(ID2)のビット(B3)に接続する特定の配線によってスタック(55)のレジスタ(ID2)にハードウェアによって接続される。

【0058】最後に、最後の代替形態は、全く異なる(命令の)実行を可能にし、またバス(3)がバス(35)の一部分によってIDT一時命令復号レジスタに接続された図3に示す実施形態を含む。このバスの別の部分(37)は、このIDTレジスタを、いくつかの入力を有する排他的ORゲート(39)に接続する。このORゲートの他の入力、バスの一部分(36)をロードされてバス(3)に関連づけられるレジスタ(R'2)にバス(38)によって接続される。このレジスタ

(R'2)には、「MOVE register (R1) (for instance) to register (R'2) (レジスタ(R1)を(例えば)レジスタR'2)に移動せよ)」などの命令によって、ランダム発生器(R1)かタイマか不揮発性メモリNVM(7)から得られるものなど、任意の情報をロードすることができる。このタイプのシフト命令はマイクロプロセッサの分野の当業者にはよく知られており、実施に関して何らの困難も伴わない。レジスタ(R'2)からの情報とIDTレジスタにロードされた値との排他的ORをとることは、プログラム命令(P2)を全く変更し、したがって全く異なる命令を実行する一つの方法である。

【0059】プログラム(P2)中では、ランダムな形で呼び出されることになる多数のシーケンスを使用することができ、各シーケンスは、様々な命令の組を実施することになり、これには各分岐ごとに異なる処理時間および様々なマイクロプロセッサ挙動を伴う。シーケンスは、例えば主プログラムが二次プログラムに飛び移った後でランダムに呼び出すことができ、この二次プログラムは、メモリ(7)からのランダム値Vを二つのレジスタ、例えばマイクロプロセッサ(1)の(T2.1)および(T2.2)にロードする。二次プログラムはこの値Vを増分し、次いでこのプログラムは増分したこの値を不揮発性メモリ(7)に記憶するよう命令する。不揮発性メモリ(7)に記憶されたこの値は、後で使用できるようになされている。二次プログラムは、次いで(T2.1)中のn個のMSBまたはLSBをサンプリングして、様々な二次プログラムシーケンスの中から実行すべきプログラムシーケンスを選定することを可能にする値rを得る。

【0060】第三の実施形態では、プロセッサ(1)は、ランダム発生器(2)の状態を調べるための読取り命令によるか、所定のパルスを直接読み取るか、それらのいくつかをグループ化するか、さらにはランダム発生器(2)によってロードされたレジスタ(R2)の内容を考慮することによりランダム発生器(2)に問い合わせることができる。主プログラムは、保護が必要となす際には、前述の機構と同様にして制御権を二次プログラムに移す。

【0061】当然、前述の実施形態の効果は、一方ではランダムクロックを備えることにより、他方では主プログラム自体か、または主プログラムが許可するかまたは許可しないランダム割込みシステムによって主プログラムの実行を中断できるようにすることにより組み合わせることができる。

【0062】また、主プログラムの実行は、ランダム発生器かプログラムかタイマか二次プログラムに依存するか、または一度に二つ、三つ、四つの要素に依存する絶対に予測不可能な順序づけに従って達成されることが明らかである。主プログラムはまた、機密保護の観点からは機密でない機能を実行するときには通常動作に頼り、それにより例えば結果を外界に供給するか、タイマ(R3)またはランダム発生器(2)の相関解除割込みをマスクし、それにより処理時間を最適化することができる。機密保護機能が実施されるとすぐに、主プログラム(P1)は、相関解除割込みを妥当化し、それによりランダムモードでの動作を「スクランブル」することによってその動作を可能にする。

【0063】同じく図1に示す第四の実施形態によれば、RAM(51)および(52)を同時に使用することができる。実際に、メモリおよびそれに関連するレジスタの切替を検出できると仮定した場合、ダ

ミーメモリ(52)を使用してシーケンスを除去することによって分析を実行できる場合もある。このような万が一の場合を回避するために、この実施形態では、第一の段階中にメモリ(51)および(52)を並列に妥当化できるようになされている。明らかに、このことは、メモリ(52)がこの場合少なくともプログラム(P1)と共に動作しているメモリ(51)中の、プログラム(P1)によって使用される領域のサイズに等しいサイズを有することを前提条件とする。このようにして、それぞれメモリ(51)および(52)中の、プログラム(P1)によって使用される二つのメモリ領域の内容は、この第一の段階中にこのプログラムによって同様にして初期化され、使用される。一つの代替形態は、読取りサイクル中に必要な構成を有する切替回路(53)に二つのレジスタの一方(D2)または(D3)のみをロードして競合を防止することによって妥当化を行うことであるが、これは本発明に根本的な変更を加えるものではない。したがって、この段階中に実際に使用されているメモリを識別することはできない。したがって、第二の段階中に、切替回路(53)に修正を加えることによってメモリを交互にかつランダムに切り替え、同時に同じプログラム(P1)を実行し続けることが可能になる。したがって、あるプログラムまたは別のプログラムの実行をRAMまたは使用されているレジスタに相関させることはもはや不可能になる。第三の段階では、前述のように予測不可能な瞬間にプログラム(P2)を介してダミーメモリ(52)を切り替え、同時に主作業メモリ(51)への復帰も予測不可能な瞬間に行う。このプロセスは、保護措置として主プログラム(P1)の制御下で任意に再現可能である。

【0064】最後に、本発明が提供する最後のプログラムは、プログラム(P2)のダミーモードから出て、プログラム(P1)を伴う通常動作モードに復帰することができるプログラムである。プログラム(P1)は、制御権をプログラム(P2)に移す直前に、ランダム発生器からかまたはタイマから来る割込みを使用可能にし、同時にそれを初期化する。無秩序プログラム(P2)の実行中に、回路(4)を介した割込みが発生し、これは割込みプログラム(PIT)に移る。このプログラムは、通常割込みベクトルを用いてアクセスされ、例えば現在のプログラムの実行コンテキストを分析する。(P2)が活動状態の場合、PITは制御権をプログラム(P1)に移す。この機構は、以下のように実行できる。PITプログラムの第一の命令が実行されたとき、これは例えば図4に示すように、切替回路(53)の内容を読み取り(41)、次いで回路(53)に含まれる情報がダミーモード動作に対応するかどうかを決定する試験を行う(42)ことによって構成できる。肯定の場合、PITプログラムは、ステップ(43)で表されるプログラム復帰命令(P1)を実行する。この復帰は、

線(534)および(531)の値を修正することステップ(44)に従って切替レジスタ(53)の書き込みを行うことによって開始される。切替レジスタ(53)へのこの後続の書き込み(44)により、線(534)および線(531)の値の修正された通常モードに復帰し、それにより再度スタック(54)および主作業メモリ(51)の使用を許可することができる。プログラム(P1)への復帰のこの命令は、ダミー試験(42)の直後か、またはランダム時間の生成を可能にする表されていない他のいくつかの命令の実行の直後に実行することができる。試験(42)が否定の場合、プログラムはステップ(45)に進み、ダミーモードに変更するよう切替レジスタ(53)への書き込みを行い、それにより線(535)および(532)の値を修正して、(531)および(534)の制御下で回路をロックしながらレジスタスタック(55)およびダミーメモリの使用を可能にする。

【0065】前記の全ての実施形態で、ランダムクロックを使用する必要はないことに気づくであろう。逆に、クロック配分を全く通常の等時配分にして、回路の設計ならびにそのシミュレーションおよび試験を容易にすることができる。実際に、機密保護は、もはやプロセッサがランダムに調時されることによって与えられるのではなく、これらのプログラムが等時クロックに合わせて、またはこれに合わせてそれなりに実行され、実行自体がスクランブルされることによって与えられる。

【0066】プロセッサが実行するプログラムの編成は、マシンが実行するプログラムのタイプに従って実施される妨害のタイプを決定する実際の機密保護オペレーションシステムによって、プロセッサの動作が制御されるように実施することができる。この場合、オペレーティングシステムは、ランダム発生器からきた様々な信号、割込み、主プログラムおよび二次プログラムの起動を適宜に管理する。明らかに、二次プログラムは、単純な待機ループ以外の機能、特に二次プログラムに与えられた時間を利用するために主プログラムにとって有効である処理を実行するために使用できる。この処理は、例えば主プログラムが後で使用する予備計算を含む。当然、プロセッサがマルチアプリケーションモードで動作

し、同時にアプリケーションプログラムが単純な主プログラムと見なせるときには、本発明の機構は容易に一般化できる。

【0067】上述のランダム発生器およびタイマは、製造に関して特に何らの問題も生じず、また本発明と何らの関係もない他の用途に別々に使用するときには当業者に知られている。

【0068】ランダム発生器に関しては、例えば、様々な周期を有するループカウンタを使用することができる。これらのカウンタは、不揮発性メモリ(7)に記憶された初期化情報によって初期化される。プロセッサが始動したとき、カウンタは初期値として記憶された値を考慮する。計算中またはその終了時に、不揮発性メモリは、次の初期化時にカウンタを初期化するために初期化情報として使用される新しい値で更新される。上述の割込みパルスの生成は、生成された数がプログラムデータの一部と等しいなどの特徴を有するときに行われる。また、一つまたは複数のカウンタの一つまたは複数のビットの値を使用することもできる。また、暗号アルゴリズムかまたは上述の初期化情報によって初期化されたチョッピング機能を使用して、非常に良好なランダム発生器を得ることもできる。この場合、発生器は、このアルゴリズムを実施するプログラムにすることができる。この乱数発生器は上述の様々な乱数を発生させるためにも使用できることは明らかである。このような発生器を得る別の方法は、「ノイズダイオード」の両端子間で発生した電圧を増幅し、低域フィルタを通過させた後で信号を整形して、過度に高速なノイズパルスがマイクロプロセッサの動作を妨害しないようにすることである。

【図面の簡単な説明】

【図1】本発明の一実施形態による集積回路の電子図である。

【図2】割込みの出現およびマスク解除された割込みの確認に関する命令の実行のタイミング図である。

【図3】一つの集積回路の記憶レジスタのロード回路の代替設計を示す図である。

【図4】回路の通常動作への復帰を可能にするプログラム部分(P2)を示す論理図である。

【図 1】




FIG. 1

【図 2】







FIG. 2

【図 3】

FIG. 3BFIG. 3A

【図4】

**FIG. 4**